TQMC600

Rekonfigurierbares FPGA mit Digital I/O

QMC-Modul mit einem Anwender-programmierbaren Xilinx Artix-7 XC7A50T-2 FPGA-Baustein. Das TQMC600 bietet je nach Version 32 ESD-geschützte 5V-tolerante TTL-Leitungen oder 16 differentielle I/O-Leitungen unter Verwendung von ESD-geschützten EIA-422-/EIA-485-kompatiblen Leitungstransceivern oder Multipoint-LVDS-Transceivern.

Alle I/O-Leitungen sind einzeln als Ein- oder Ausgang programmierbar. Die TTL-I/O-Leitungen können auf High, Low oder Tristate eingestellt werden. Die differenziellen I/O-Leitungen sind terminiert, EIA-422-/EIA-485-Leitungen mit 120Ω und M-LVDS-Leitungen mit 100Ω. Das FPGA wird über einen SPI Flash-Baustein konfiguriert. Ein In-Circuit-Debugging-Option steht über einen JTAG-Header für Read-Back und Echtzeit-Debugging des FPGA-Designs zur Verfügung. Benutzeranwendungen für das TQMC600 mit 7A50T FPGA können mit der Designsoftware Vivado Design Suite HL WebPACK Edition entwickelt werden, die kostenlos von www.xilinx.com heruntergeladen werden kann.

TEWS Technologies bietet ein gut dokumentiertes grundlegendes FPGA-Beispielanwendungsdesign. Es enthält eine Constraints-Datei mit allen erforderlichen Pin-Zuweisungen und grundlegenden Timing-Constraints. Das Beispieldesign deckt die Hauptfunktionen des TQMC600 ab. Es implementiert PCIe-zu-Register-Mapping und grundlegende I/O. Es wird als Xilinx Vivado Design Suite-Projekt mit Quellcode und als herunterladbarer Bitstream bereitgestellt.

Integrity, VxWorks, QNX, Linux und Windows Treiber sind lieferbar.