TQMC700

FPGA-Modul mit 8 18-bit Analog Eingänge, 4 16-bit Analog Ausgänge und 16 Digital TTL I/O

QMC-Modul mit einem Anwender-programmierbaren Xilinx Artix-7 XC7A50T-2 FPGA-Baustein. Das TEWS Technologies TQMC700 bietet 16 ESD-geschützte 5V-tolerante TTL-Leitungen. Alle I/O-Leitungen sind einzeln als Ein- oder Ausgang programmierbar. Die TTL-I/O-Leitungen können auf High, Low oder Tristate eingestellt werden. Jede TTL-I/O-Leitung hat einen Pull-Widerstand zu einer gemeinsamen programmierbaren Pull-Up-Spannung, die auf +3,3V, +5V und GND eingestellt werden kann. Das 18-bit ADC bietet 8 Eingangskanäle, jeder davon hat eine Abtastrate von bis zu 1 Msps. Jeder Kanal kann im bipolaren single-ended, unipolaren single-ended und bipolaren differentiellen Modus konfiguriert werden. In den Single-Ended-Modi sind per Software wählbare Eingangsspannungsbereiche von 0-5 V, 0-10 V, 0-12,5 V, ±2,5 V, ±5 V, ±6,25 V, ±10 V und ±12,5 V wählbar. Im differentiellen Modus sind die Eingangsspannungen wählbar zwischen ±5 V, ±10 V, ±12,5 V und ±20 V. Das DAC bietet 4 Kanäle mit 16-bit Analogausgängen mit per Software wählbaren Ausgangsspannungsbereichen von 0-5 V, 0-10 V, 0-10,8 V, ±5 V, ±10 V oder ±10,8 V. Der Ausgangsspannungsbereich kann pro Kanal individuell eingestellt werden. Die Umrechnungszeit ist typ. 10 μs und die DAC-Ausgänge können eine Last von 2 kΩ mit einer Kapazität von bis zu 4000 pF fahren.

Das FPGA wird über einen Flash-Baustein konfiguriert. Ein In-Circuit-Debugging-Option steht über einen JTAG-Header für Read-Back und Echtzeit-Debugging des FPGA-Designs zur Verfügung.

Jedes TQMC700 ist werkseitig kalibriert. Die Kalibrierungsinformationen werden in einem integrierten seriellen EEPROM gespeichert, der für jedes TQMC700-Modul einmalig ist.

Benutzeranwendungen für das TQMC700 mit 7A50T FPGA können mit der Designsoftware Vivado Design Suite HL WebPACK Edition entwickelt werden, die kostenlos von www.xilinx.com heruntergeladen werden kann.

Integrity, VxWorks, QNX, Linux und Windows Treiber sind lieferbar.